Verifikationen & Validationen der IT5D-Technologie

Die Umsetzbarkeit wurde anhand der einzelnen Verfahren HROTP und ROTP vollzogen. Dabei wurde die ROTP-Verschlüsselung zuerst als FPGA-Hardware-Varianten (siehe BMWi-Förderung) als Datenstromchiffre umgesetzt. Die erfolgreiche Implementierung bewies die Machbarkeiten...

...

• der umfangreichen zufallsbestimmten Steuerungen von dynamischen zufallsbestimmten datenblockbezogenen und datendoppelblockbezogenen Permutationen, 
• eines Schlüsselgenerators zur Erzeugung periodenfreier Zufallsbitstromschlüssel mit Bitlängen, die mit der Bitlänge des Klardatenstromes identisch ist.  

Die ROTP-Verschlüsselung ist als FPGA-Variante auf der Basis des Spartan 6 von Xilinx entworfen. Das Systemdesign erfolgte mit dem ISE Design Suite Version 13.1 von Xilinx. Die Entwürfe wurden auf dem Xilinx Spartan 6 FPGA SP605 Evaluation Kit implementiert. Mit Hilfe des Simulators "System Suite" von der Firma Xilinx wurden formale statische und dynamische Verifikationen des Crypto-Cores und somit von ROTP ausgeführt. Die Ergebnisse der FPGA-Implementierungen zeigten, dass der Einsatz einer so großen Vielzahl von zufallsbestimmten Steuerinformationen beherrschbar ist. [1] 

Anhand von dynamischen Testdaten sind dreimalige Zufallsverschlüsselungen der gleichen Klardaten dargestellt. Als Klardaten wurde "Lorem Ipsum" benutzt. [2]
"Lorem Ipsum" ist ein Blindtext, der zwar semantisch keine Aussage besitzt, aber dessen Worte und Buchstabenverteilung der lateinischen Sprache folgt.  

TSG --> Demonstrator für Verifikationen von HROTP, ROTP und dem Aufbau Separater Privater Netze...weiterlesen

Verifikation des SSR-Hardware-Zufallsgenerators...weiterlesen

<--zurück